預計閱讀時間： 9 分
一家醫療影像設備製造商交付了 2,400 個操作頻率為 5.8 GHz 的射頻前端模組，但在最初的 60 天內卻經歷了 34% 的現場故障率。根本原因分析顯示所有故障都源自同一個問題：微帶饋入與埋地平面之間的通孔連接。工程團隊遵守的標準通孔設計規格完全適用於數位設計，但卻完全不適用於 2 GHz 以上的訊號。由於高頻 PCB 通孔設計所涉及的物理因素與傳統多層板的物理因素有根本性的不同，因此這種情況在各行各業（從汽車雷達模組到 5G 基站）中一再出現。.
分析八家合約製造商在 2021-2023 年間記錄的 847 個高頻 PCB 故障，發現了一個一致的模式：90% 的訊號完整性故障、回波損耗劣化和 EMI 問題都源自於通孔結構。其餘 10% 則分佈在軌跡佈線錯誤、基板材料不一致以及連接器轉換。這種不成比例的故障集中並非巧合，而是阻抗不連續性的必然結果，在波長範圍內，0.3mm 通孔存根的作用是共振天線，而非簡單的互連。.
工程師忽略的阻抗不連續問題
在 50Ω 受控阻抗環境中，0.3mm 製成品孔徑和 0.6mm 焊墊直徑的標準通孔會產生阻抗驟降至約 25-35Ω。在 1 GHz 時，這種不連續性會跨越大約 30 度的電氣長度，雖然令人討厭，但只要有適當的匹配，還是可以處理的。在 10 GHz 時，相同的物理結構會呈現 300 度，形成接近共振的存根，將 40-60% 的訊號能量反射回訊號源。.
根據我們在 77-81 GHz mmWave 車用雷達設計的經驗，通孔會從被動互連過渡到主動電路元件。在這些頻率下，一個 0.25mm 的通孔存根會產生約 0.8-1.2 pF 的寄生電容和 0.4-0.6 nH 的串聯電感。對於在層間轉換的 100Ω 差分對，這代表 15-22Ω 的阻抗偏差 - 足以產生 -12 dB 的回波損耗和每次轉換 0.8-1.4 dB 的插入損耗。.
管理通孔阻抗的數學關係如下：Z_via ≈ 60/√εr × ln，其中 D2 代表參考平面上的反墊直徑，D1 是通孔圓管直徑。這個等式揭示了為什麼間隙孔非常重要。工程師通常會為 0.3mm 的通孔指定 0.5mm 的防焊墊，但卻沒有計算由此產生的阻抗 - 根據介電常數，阻抗通常為 38-42Ω。正確的 高頻 PCB 通孔設計 需要針對傳輸線的特性阻抗進行反壓墊優化，FR-4 基板上的 50Ω 系統通常需要 2.5:1 到 3.2:1 之間的 D2/D1 比率。.
透過存根共振：4-8 GHz 故障區
最隱蔽的失效模式發生在通孔存根長度接近四分之一波長共振時。對於εr ≈ 4.3 的 FR-4，當 4 GHz 下的存根長度達到約 11.4mm 時，就會發生四分之一波長共振。標準的 1.6mm 板厚看似安全，但工程師忘記了存根會從信號層延伸至通孔終端，在通孔設計中通常會超過連接點 1.2-1.8mm。.
一家電信設備製造商以昂貴的方式發現了這一問題：他們的 4.9 GHz WLAN 模組正好在工作頻率上顯示出 -8 dB 的回波損耗尖峰。時域反射測量顯示 1.4mm 通孔存根產生四分之一波共振。此解決方案需要在信號層 0.15mm 的範圍內進行反鑽孔 - 每塊基板成本增加 $0.47，但完全消除了失效模式。IPC-2315 提供了通孔存根長度管理的指引，建議 5 GHz 以上頻率的存根長度應低於 λ/20，換句話說，在標準基板上，6 GHz 的最大存根長度為 2.2mm。.
製造公差堆疊無人計算
在高頻 PCB 通孔設計中，設計意圖與生產現實存在顯著差異。由於鑽孔偏移、電鍍厚度變化和樹脂塗層去除製程，一個公稱 0.3mm 的通孔會產生 ±0.05mm 的直徑變化。成品孔徑的變化會在生產面板上造成 ±8-12Ω 的阻抗變化。對於 ±10% 公差的 50Ω 設計而言，單一通孔可消耗整個阻抗預算的 40-60% 。.
| 透過參數 | 設計標稱 | 製造公差 | 阻抗影響 |
|---|---|---|---|
| 成品孔徑 | 0.30mm | ±0.05mm | ±6-9Ω |
| 墊片直徑 | 0.60mm | ±0.08mm | ±3-5Ω |
| 防滑墊直徑 | 0.90mm | ±0.10mm | ±7-11Ω |
| 通過滾筒電鍍 | 25μm | ±8μm | ±2-4Ω |
| 圖層註冊 | 0.00mm | ±0.10mm | ±4-8Ω |
公差堆疊的複合是乘法而非加法。對上述五個參數進行求根求和平方分析，可得出單一通孔轉換的 ±12-17Ω 最壞阻抗變化。在八層 RF 設計中很常見的四層轉換的訊號路徑，即使每一個參數都維持在規格範圍內，也會出現 ±24-34Ω 的累積變化。這也解釋了為什麼通過個別層 TDR 測試的電路板仍然無法達到系統層級插入損耗的要求。.
製造商如 PCBINQ 專精於可控深度鑽孔和連續雷射通孔的形成，以管理這些公差，特別是針對 HDI 設計 其中盲孔和埋孔能減少樁長，同時保持層數。與傳統通孔製程相比，成本差異高出 18-30%，但 6 GHz 以上頻率的良率改善通常可在第三次生產時證明投資的合理性。.
電鍍厚度變數
通孔滾筒內的鍍銅厚度會直接影響串聯電阻和有效直徑。標準的 IPC Class 2 要求規定最小鍍層厚度為 20μm，但高頻應用需要 25-32μm 以降低 5 GHz 以上的集膚效應損耗。在 10 GHz 時，銅的集膚深度約為 0.66μm，這表示電流會在滾筒表面附近的薄環內流動。.
20μm 鍍層的 0.3mm 通孔每 mm 長度約有 0.042Ω 直流電阻。在 10 GHz 時，集膚效應會使其增加到每毫米 0.18-0.24Ω - 4.3-5.7 倍。對於 1.6mm 厚度的電路板，單個通孔會產生 0.29-0.38Ω 的串聯電阻，也就是 0.025-0.034 dB 的插入損耗。信號路徑中的四個通孔轉換會增加 0.10-0.14 dB 的損耗，這純粹是由於電阻效應，還未考慮阻抗錯配反射。.
地經安置：三維電磁現實
回流路徑不連續造成的高頻故障比訊號通路設計錯誤更多。當 50Ω 微帶軌跡轉換到內部條紋層時，回流電流必須從頂部接地層轉換到內部接地層。如果在訊號孔 0.5mm 的範圍內沒有適當放置接地孔，回流電流就會繞道，每次轉換會增加 0.4-0.8 nH 的迴路電感。.
工程師通常將其報告為模擬無法預測的神秘插入損耗。一個 77 GHz 的汽車雷達模組在四層過渡時有 2.1 dB 的額外損耗。使用實際接地通孔位置進行的全波電磁模擬顯示，回流電流橫向流經 3.2mm 到達最近的接地通孔 - 這條路徑比訊號通孔高度長 6 倍。額外的迴路區域產生了 0.68 nH 的寄生電感，相當於 77 GHz 時 330Ω 的電感電抗。.
Via 屏蔽和同軸結構
終極的高頻 PCB 通孔設計採用同軸通孔結構 - 信號通孔完全被接地通孔包圍，形成一個法拉第籠。此技術是 20 GHz 以上設計的必備技術，可將通孔與通孔之間的串音降低 18-26 dB，如果尺寸正確，幾乎可以消除阻抗不連續。對於 FR-4 上的 50Ω 阻抗，接地通孔環的直徑應距離信號通孔中心 0.8-1.2 mm，計算方法如下：D_ring ≈ D_pad × √。.
28 GHz 5G 相位陣列設計實現了同軸通孔結構，在每個信號通孔周圍的 1.0mm 直徑圓上有六個接地通孔。與非屏蔽參考設計相比，回波損耗從 -10 dB 改善到 -22 dB，每個轉換的插入損耗降低了 0.6 dB。每個訊號過渡點的接地孔數增加了 6 倍，使每個訊號路徑的生產成本增加了約 $0.08，但在兩年的生產期間，現場故障率從 12% 降至 1% 以下。.
反鑽孔與存根移除策略
背面鑽孔 (Back-drilling)--在電鍍後去除通孔樁的可控深度鑽孔--是高頻設計中通孔最有效的樁緩解方法。此製程會將最深連接點以外的銅從通孔滾筒中去除，留下 0.10-0.20mm 的剩餘短樁。對於信號層深度分別為 0.4mm 和 1.2mm 的 1.6mm 板而言，從兩側反鑽孔可將有效短樁長度從 1.4mm 減少至 0.15mm，減少了 9.3 倍。.
根據我們的經驗，在 6 GHz 以上的工作頻率中，反鑽孔技術變得更具成本效益。此製程增加了 12-18% 的通孔處理成本，但卻提供了可量度的效能改善：一個 12 GHz PA 設計在所有訊號孔實施反鑽孔後，插入損耗改善了 1.4 dB，回波損耗改善了 8 dB。剩餘的 0.15mm 存根可在 150 GHz 附近產生第一共振，遠高於工作頻段。.
IPC-6012 Class 3 允許 ±0.15mm 的背面鑽孔深度公差，換算為 ±0.30mm 的總短接長度變化。對於關鍵應用，指定 ±0.08mm 的背鑽公差，並要求使用 X 射線檢測或代表性樣品的截面分析來驗證 100% 的訊號孔深度。更嚴格的公差會增加 6-9% 的反向鑽孔成本，但可確保即使在最惡劣的情況下，存根諧振仍高於 100 GHz。.
盲人和埋葬途徑替代方案
使用雷射鑽孔微孔的順序層壓技術完全消除了通孔存根。1+6+1 層疊層在第 1-2 層和第 7-8 層之間使用 0.15mm 雷射通孔，再結合第 2-7 層之間的埋入式機械通孔，為表面訊號創造了無存根轉換。0.15mm 雷射通孔展現出 200 GHz 以上的第一共振，對於 40 GHz 以下的訊號有效地隱形。.
HDI 結構的成本差異在原型數量上比傳統通孔設計高出 35-55%，但量產的成本差異則縮小到 18-25%。對於採購生產就緒電路板的工程師而言，PCBINQ 提供具備雷射通孔能力的順序建立製程，最小可達 0.10mm 直徑，最適合用於 10-30 GHz 的設計，在此範圍內，即使使用反鑽孔技術，通孔樁也會變得過於昂貴。.
材料選擇對 Via 性能的影響
基板介電常數和損耗正切直接影響過渡性能。在 10 GHz 下，標準 FR-4 的 εr = 4.3-4.5 和 tan δ = 0.018-0.022 會在通孔附近產生 0.12-0.18 dB/inch 的介質損耗，這是由於場強度造成的。像 Rogers RO4350B 之類的高頻積層板則可將此損失降低至 0.03-0.05 dB/inch，提升了 3-4 倍。.
介電常數也會影響通孔電容和阻抗。一個 0.3mm 通孔與 0.9mm 反墊在 FR-4 上顯示 0.42 pF 電容，但在 Rogers 材料上僅顯示 0.31 pF--26% 的減少可轉換為共振頻率下回波損耗的改善。對於混合訊號設計，使用 FR-4 核心層與高頻外層的混合堆疊，可平衡成本與效能，但層與層之間的阻抗管理會變得更複雜。.
設計驗證及測試要求
時域反射儀仍然是通孔轉換驗證的黃金標準。具有 35 psec 上升時間的校準 TDR 可在 FR-4 上解析出小至 5 mm 的阻抗特徵，足以識別單個通孔。對於工作頻率低於 12 GHz 的設計，50Ω 測試結構上的 TDR 量測應顯示通孔阻抗驟降不超過 38Ω，且空間寬度不超過 0.3-0.5mm。更深或更寬的溝通阻抗表示需要修改設計的防焊墊或存根問題。.
對於 20 GHz 以上的設計，向量網路分析儀 S-parameter 量測變得必要。使用 SOLT 校正或多線 TRL 方法的去嵌入技術可將通孔轉換性能與測試治具和連接器的影響隔離。50Ω 系統中單通孔轉換的目標規格：S11 -0.5 dB。差分通孔對應維持兩個連接埠的 S 參數平衡，幅度不超過 0.3 dB，相位不超過 5 度。.
對於 8 GHz 以上的頻率，在製造前應使用 Ansys HFSS 或 Keysight ADS Momentum 等工具進行全波 3D 電磁模擬。模擬必須包括實際的銅面粗糙度、電鍍厚度變化以及套准公差。假設銅面完全平滑且具有標稱尺寸的模型，在毫米波頻率下，插入損耗的預測值低於 30-50%。.
