预计阅读时间 10 分钟
您构建的每一块印刷电路板都会存在一些问题，而其中最令人头疼的一些问题是看不见的。其中最重要的就是电容。印刷电路板的迹线、焊盘和平面的功能可能类似于微小的电容器。您不希望在设计中包含这种意外的电容。电路板的运行是它存在的原因。这种效应称为寄生电容，工程师很难处理。在设计印刷电路板时，必须了解如何最大限度地减少寄生电容。
这些额外的电容会带来很大的问题。它可能会使通过线路的信号变慢。它会改变信号的形状，从而给数据传输带来问题。它还会使一条线路中的信号泄漏到附近的线路中，从而产生噪音和干扰。这种泄漏被称为串扰。这些问题使得管理电路中的电容变得非常困难。 高速 PCB 设计.信号速度越快，这些微小的电容效应就越重要。
降低 PCB 迹线电容的实用手册
什么是 PCB 迹线电容？
在减小电容之前，我们必须对电容有一个基本的了解。电容器本质上只是两个被绝缘物质隔开的电导体。电介质是绝缘物质的术语。
这种配置在 PCB 上随处可见。一个导体是铜迹线。另一个导体是附近的接地平面。它们之间的绝缘体是玻璃纤维板。因此，铜线和接地平面形成了一个微小的电容器。同样，两个导体是相邻的两条铜线。它们之间的绝缘体是电路板材料和空气。因此，这两条铜线也构成了一个电容器。
这就是寄生电容（parasitic capacitance）一词的由来。多氯联苯).因为它以你的设计为食，不为你提供任何有价值的东西，所以它是寄生虫。不管你愿不愿意，它始终存在。它不可能被完全根除。但是，您可以采取一些措施来大大减少它。
我们可以通过研究基本的 PCB 迹线电容公式来了解如何降低电容。公式如下C = (ε × A) / d。让我们将其分解为与 PCB 有关的最基本组件。
C = (ε × A) / d
C "代表电容。我们希望降低这一数值。
绝缘材料的介电常数为 "ε"（ε）。每种材料都有一个独特的值。某些材料的介电常数较低，绝缘性能较好。较低的电容与较低的介电常数相关。
两根导线重叠的区域用 "A "表示。如果两条又长又宽的导线非常靠近，它们的重叠面积就会很大。电容随面积增大而增大。
两个导体之间的距离用 "d "表示。这表示两导体之间绝缘体的厚度。电容随距离的增加而减小。
整个电容降低策略就是由这个简单的公式提供的。我们有三种方法来降低 "C"。使用 "ε "较小的材料。我们可以减小重叠区域 "A "的大小。或者，我们可以增大 "d "的距离。这三个目标中的一个是每一个降低电痕电容的可行方法的目标。该公式的一个更复杂版本被用于 PCB 迹线电容计算器 在许多 PCB 设计工具中都能找到，用于估算布局中的电容。
调节电容的关键设计决策
对寄生电容影响最大的是电路板布局阶段的决策。电路板的几何形状和材料直接受您的控制。更好设计的第一步是了解这些决定如何影响电容。
首先要考虑 PCB 的介电材料。 FR-4 是印刷电路板最广泛使用的材料。大多数产品都使用这种材料，因为它价格低廉、性能可靠。然而，FR-4 的介电常数相对较高。电容受 PCB 介电常数的直接和显著影响。如果您的设计对电容高度敏感，更换电路板材料是最佳选择之一。聚四氟乙烯或罗杰斯等高性能材料的介电常数要低得多。
从 FR-4 转换到这些材料中的一种，无需对布局进行任何其他改动，即可大幅降低寄生电容。由于成本较高，这种选择通常只用于成本比性能更重要的高频应用中。
介电材料的厚度是次要因素。
第二个考虑因素是介质材料的厚度。这与我们公式中表示距离的 "d "有关。在讨论迹线的电容时，我们经常提到迹线对其下方参考平面（如接地平面）的电容。
预浸料或夹芯材料的厚度 PCB 堆叠 是接地平面与信号线之间的距离。使用较厚的材料时，距离 "d "会增加。d "越大，电容越小。这些绝缘层的厚度可在设计电路板层叠时进行选择。降低高速信号电容的直接方法是在信号层和参考平面之间选择较厚的绝缘层。
第三个要素是铜痕的几何形状。
设计的第三个也是最常调整的方面是铜线的几何形状。厚度、宽度和间距都会影响性能。许多设计人员误解了电容与 PCB 线路宽度的关系。更宽的迹线增加了表面积，从而增加了等式中的面积 "A"，并提高了接地层的电容。如果想减少迹线与接地平面之间的电容，就使用较窄的迹线。但较窄的迹线会增加电阻，限制功率传输。在设计过程中，您必须仔细权衡这些利弊。
为尽量减少串扰，PCB 设计人员只需增加迹线之间的距离。根据 "3W 规则"，两条迹线之间的距离至少应是一条迹线宽度的三倍。设计人员可以控制的最关键的几何元素是间距。它显示的是同一层上两个相邻导体之间的 "d"。两条导线之间的电容会随着距离的增加而增大。
对于灵敏度极高或速度极快的信号，您可能需要更大的空间。降低迹线间电容的最简单、最有效的方法通常是增加迹线间的距离。
设计低电容的实用布局方法
理论知识是有用的，但你还需要有用的布局软件技术。这些布局技术是降低非期望电容的最佳方法。
第一种策略是尽量缩短线路的长度。由于较短的迹线覆盖较少的接地，相邻结构的电容就会减少，公式中的面积 "A "就会降低。如果元件的位置正确，就能保证较短的迹线。将相似的部件放在一起。将 微处理机 举例来说，如果要将一个存储器和另一个存储器连接在一起，则连接线要尽可能短。缠绕的长线可能会产生寄生电容，并危及信号完整性。
第二种策略是减少线路平行运行的时间。长电容的效果是通过两根导线长距离并行产生的。它们并行的时间越长，它们之间的电容就越大。这是造成串音的主要原因之一。解决这一问题的最佳方法是尽可能缩短并行线路。数据总线和地址总线就是应避免长距离并行信号的两个例子。如果必须在同一层上布线，则应在设计允许的范围内尽可能多地利用它们之间的空间。
设计人员可以通过将相邻信号分别布线在不同的层上来有效控制电容。他们经常使用正交布线法构建高速电路。在这种方法中，第一层上的每条线路都是水平走向，而随后信号层上的每条线路都是垂直走向。只有在直角处，不同层上的线路才会交叉。这种配置降低了 PCB 线路电容和层间重叠面积。此外，它还能让设计人员更可靠地控制繁忙数据总线上的信号。
第三种方法是使用保护跟踪 PCB 布局.这是保证高速时钟信号或敏感模拟信号安全的一种非常有效的方法。保护迹线是放在敏感信号迹线旁边的铜迹线。但这种保护迹线通常通过沿其长度方向的几个通孔与地相连。它的作用类似于屏蔽。它的作用是捕捉来自信号线的电场线。
当电场线从信号轨迹发出时，保护轨迹会捕捉到这些电场线，并将其安全地接地。这样就能阻止串扰影响邻近信号。这种技术可提供强大的干扰保护，同时将重要信号与周围环境隔离开来。当置于快速数字信号旁边时，它在防止噪声干扰敏感的低电平模拟信号方面尤为有效。
最终检查和受控阻抗
在超高速设计中，目标从降低电容转向控制电容。在这一阶段，受控阻抗和电容之间的争论变得至关重要。对于 USB、以太网或 DDR 存储器等信号，设计人员会将迹线设置为特定阻抗值，如 50 或 90 欧姆。阻抗结合了电阻、电容和电感，每个因素都需要仔细管理。
要实现正确的阻抗，必须精确调整介质厚度、介电常数和线路宽度。仅降低电容值是行不通的。相反，您需要设计一个特定的电容值，与其他变量一起产生所需的阻抗。
在这些设计中，电容不仅仅是一种寄生效应。它对电路的运行至关重要。您可以通过使用场求解工具或 PCB 迹线电容计算器.目标从最小化电容变为精确控制电容。
控制印刷电路板寄生电容是现代电子设计最重要的方面之一。您不能在项目结束后才考虑这个问题。您必须从一开始就将其纳入计划，从元件布局和层堆叠设计开始。遵循这些原则，您就能设计出性能可靠、效率高的产品。
总之
减少 PCB 线路电容并不需要魔法。它需要的是对基本思想的牢固掌握。最简单的方法往往是最成功的。让迹线之间的距离更远。避免冗长的并行线路，保持迹线简短。在接地层和信号层之间使用较厚的电介质。
此外，应使用接地保护迹线来保护极其敏感的信号。选择介电常数较低的优质 PCB 材料是最苛刻应用的有效选择。专注于这些基本概念，您就能制造出可靠、高性能的电子设备，并成功驾驭寄生电容这一隐秘领域。
