推定読書時間 10 分
あなたが作るプリント回路基板には多くの問題があり、最も厄介なもののいくつかは目に見えません。最も重要なものの1つはキャパシタンスです。PCBのトレース、パッド、プレーンは、小さなコンデンサと同じように機能するかもしれません。このような意図しないキャパシタンスを設計に含めたくありません。ボードの動作のために存在するのですから。寄生容量と呼ばれるこの効果は、エンジニアにとって対処が難しいものです。PCBを設計する際には、寄生容量を最小限に抑える方法を知ることが不可欠です。
この余分なキャパシタンスは大きな問題を引き起こします。トレースを通る信号が遅くなります。信号の形状が変化し、データ送信に問題が生じることもあります。また、あるトレースの信号が近くのトレースに漏れ、ノイズや干渉を引き起こすこともあります。この漏れはクロストークとして知られています。このような問題があるため、キャパシタンスを 高速PCB設計.このような小さな容量効果は、信号が速くなればなるほど重要になります。
PCBトレースキャパシタンスを下げるための便利なマニュアル
PCBトレースキャパシタンスとは？
キャパシタンスを小さくする前に、キャパシタンスについての基本的な理解が必要です。コンデンサは基本的に、絶縁物質で隔てられた2つの導電体です。誘電体とは、絶縁物質を表す言葉です。
この正確な構成は、PCB の至る所に見られます。導体とは銅のトレースのことです。もう一つの導体は近くのグランドプレーンです。その間の絶縁体はグラスファイバー基板です。このように、トレースとグランドプレーンによって小さなコンデンサが形成されます。同様に、2つの導体は、互いに隣接する2つの銅トレースです。それらの間の絶縁体は、ボード材料と空気です。したがって、コンデンサもこれら2つのトレースによって形成されます。
これが寄生容量(プリント基板).あなたのデザインを糧とし、あなたに何の価値も与えないのですから、それは寄生虫です。あなたが望むと望まざるとにかかわらず、寄生虫は常に存在しています。完全に根絶することはできません。しかし、それを大幅に減らすためにできることはあります。
PCBトレースキャパシタンスを下げるには、基本的なPCBトレースキャパシタンスの公式を調べます。式はこのように表示されます：C = (ε × A) / d. これをPCBに関する最も基本的な構成要素に分解してみましょう。
C = (ε × A) / d
「Cはキャパシタンスを表します。この値を小さくしたいのです。
絶縁材料の誘電率は「ε」（イプシロン）です。各材料には固有の値があります。ある種の材料は定数が低く、より優れた絶縁体です。静電容量が低いほど、誘電率が低くなります。
2本の導線が重なる部分は "A "で示されます。長くて幅の広い2本のトレースは、互いに非常に近接している場合、重なり合う面積が大きくなります。キャパシタンスは面積とともに増加します。
2つの導体間の距離は'd'で示されます。これは、2つの導体間の絶縁体の厚さです。キャパシタンスは距離が長くなるにつれて減少します。
キャパシタンス低減戦略全体は、この簡単な公式によって提供されます。C'を小さくする方法は3つあります。より低い'ε'を持つ材料を使用することができます。重なり合う領域'A'のサイズを小さくすることができます。あるいは、距離'd'を大きくするか。これら3つの目標のいずれかが、トレース・キャパシタンスを下げるための実行可能なすべての方法の目標です。この式をより洗練させたものが PCBトレースキャパシタンス計算機 多くのPCB設計ツールでレイアウトのキャパシタンスを見積もることができます。
キャパシタンスを制御する重要な設計上の決定事項
寄生容量に最も大きな影響を与えるのは、PCB レイアウト段階での決定です。基板の形状や材料は、あなたが直接コントロールできるものです。より良い設計への第一歩は、これらの決定がキャパシタンスにどのような影響を与えるかを理解することです。
PCBの誘電体材料は最初に考慮すべきものです。 FR-4 はPCBに最も広く使用されている材料です。手頃な価格で信頼性が高いため、ほとんどの製品に使用されています。しかし、FR-4 の誘電率は比較的高いです。静電容量は、PCBの誘電率に直接かつ大きく影響されます。静電容量に非常に敏感な設計の場合、基板材料を変更することは最良の選択肢の1つです。テフロンやロジャースなどの高性能材料の誘電率は著しく低いです。
レイアウトに他の変更を加えることなく、FR-4からこれらの材料のいずれかに変更することで、寄生容量を大幅に下げることができます。コストが高いため、このオプションは通常、コストよりも性能が重視されない高周波アプリケーションでのみ使用されます。
誘電体の厚さは二次的な要因です。
誘電体の厚さは2番目に考慮すべき点です。これは、式中の距離を表す "d "に関係します。トレースのキャパシタンスを議論する際、グランドプレーンなど、その下にある基準プレーンに対するキャパシタンスを参照することがよくあります。
プリプレグまたはコア材の厚さ PCBスタックアップ はグランドプレーンと信号トレース間の距離です。厚い材料を使用すると、距離 d は大きくなります。静電容量が低いほど、d は大きくなります。これらの絶縁層の厚さは、ボードのレイヤースタックアップを設計する際に選択できます。高速信号のキャパシタンスを減らす簡単な方法は、信号層とその基準プレーンの間に厚い誘電体層を選択することです。
三つ目の要素は、銅のトレースの形状です。
設計の 3 番目、そして最もよく調整される点は、銅トレースの形状です。厚さ、幅、間隔はすべて性能に影響します。多くの設計者は、キャパシタンスと PCB トレース幅の関係を誤解しています。幅の広いトレースは表面積を増やし、方程式の面積 "A "を増加させ、グランドプレーンへのキャパシタンスを増加させます。トレースとグランドプレーン間のキャパシタンスを減らしたい場合は、幅の狭いトレースを使用します。しかし、トレースの幅が狭いと抵抗が増加し、電力伝達が制限されます。設計時には、これらのトレードオフを慎重に検討する必要があります。
クロストークを最小限に抑えるために、PCB設計者は単純にトレース間の距離を広げます。3Wルール」によれば、2つのトレースは1つのトレースの幅の少なくとも3倍離す必要があります。設計者がコントロールできる最も重要な幾何学的要素は間隔です。これは、同じレイヤー上の近接する2つの導体を隔てる「d」を示しています。2つのトレース間のキャパシタンスは、近接するほど大きくなります。
非常に高感度で高速な信号の場合は、さらに広いスペースが必要になることもあります。トレース間のキャパシタンスを下げる最も簡単で効率的な方法は、トレース間の距離を広げることです。
低容量設計に役立つレイアウト手法
理論の知識は有用ですが、有用なレイアウト・ソフトウェアのテクニックも必要です。これらのレイアウト・テクニックは、望ましくないキャパシタンスを下げるのに最適なものです。
最初の戦術は、トレースの長さを最小限にすることです。トレースが短いほどグラウンドの面積が小さくなるため、隣接する構造物へのキャパシタンスが減少し、式中の面積「A」が小さくなります。部品が正しく配置されていれば、短いトレースは保証されます。似たような部品を隣り合わせに配置します。部品を マイクロプロセッサ 例えば、電源とメモリーを隣り合わせにし、接続トレースをできるだけ短くします。長く曲がりくねったトレースは寄生容量の可能性を高め、シグナル・インテグリティを危険にさらします。
つ目の戦略は、トレースが互いに平行に走る時間を短くすることです。長いコンデンサの効果は、2本のトレースを長い距離にわたって並行に走らせることで得られます。並行する距離が長ければ長いほど、その間のキャパシタンスは大きくなります。これがクロストークの主な原因のひとつです。これに対処する最善の方法は、平行線をできるだけ短くすることです。データ・バスとアドレス・バスは、並列に長い距離を移動しないように配線すべき信号の2つの例です。同じレイヤーに配線する必要がある場合は、設計上可能な限り間隔を空けてください。
設計者は、隣接する信号を別々の層に配線することで、キャパシタンスを効果的に制御することができます。設計者は、直交配線を使用して高速回路を構築することがよくあります。この方法では、最初のレイヤーのトレースはすべて水平に走り、後続の信号レイヤーのトレースはすべて垂直に走ります。異なる層のトレースは直角にしか交差しません。この構成により、PCBトレース・キャパシタンスとレイヤー間のオーバーラップ面積が減少します。さらに、ビジー状態のデータバス上の信号をより確実に制御することができます。
番目の方法は、ガードトレース PCBレイアウト.これは、高速クロック信号や高感度アナログ信号を安全に保つ非常に強力な方法です。ガードトレースとは、高感度信号トレースの隣に置く銅トレースのことです。しかし、このガードトレースは通常、その長さに沿って数本のビアでグランドに接続されています。これはシールドのように機能します。ガードトレースは、信号トレースから来る電界線を受け止めます。
電界線が信号トレースから発せられると、ガードトレースはそれを拾い上げ、安全にグランドにルーティングします。これにより、クロストークが隣接する信号に到達するのを防ぎます。この技術は、重要な信号をその環境から分離しながら、強固な干渉保護を提供します。高速デジタル信号の隣に配置すると、ノイズが繊細な低レベルのアナログ信号に到達するのを防ぐのに特に効果的です。
最終チェックとインピーダンスのコントロール
超高速設計では、静電容量を下げることから静電容量を制御することに目標が移ります。この段階では、制御インピーダンスとキャパシタンスの議論が重要になります。設計者は、USBやイーサネット、DDRメモリなどの信号用に、50Ωや90Ωといった特定のインピーダンス値にトレースを設定します。インピーダンスは抵抗、キャパシタンス、インダクタンスを組み合わせたもので、それぞれの要素には慎重な管理が必要です。
適切なインピーダンスを得るためには、誘電体の厚さ、誘電率、トレース幅を正確に調整する必要があります。キャパシタンスを減らすだけではうまくいきません。むしろ、他の変数と一緒になって、望ましいインピーダンスを生み出す特定のキャパシタンス値を設計する必要があります。
これらの設計では、キャパシタンスは寄生効果以上の役割を果たします。回路の動作に不可欠なものです。インピーダンスの目標を達成するために必要な正確なジオメトリは、フィールド・ソルバー・ツールや PCBトレースキャパシタンス計算機.目的はキャパシタンスを最小化することから、キャパシタンスを正確に制御することに変わります。
PCB寄生容量の制御は、現代の電子設計において最も重要な側面の1つです。寄生容量の制御は、現代の電子設計の最も重要な側面の1つです。寄生容量は、部品配置やレイヤースタックアップ設計を始め、最初から計画に組み込む必要があります。これらの原則に従うことで、信頼性が高く効率的に動作する設計が実現します。
結論として
PCBトレースの静電容量を減らすのに魔法は必要ありません。必要なのは、基本的な考え方をしっかりと理解することです。最も単純なアプローチが最も成功することがよくあります。トレースを離してください。長い平行線を避け、トレースを短くしてください。グランドプレーンと信号層の間には、より厚い誘電体を使用してください。
さらに、非常に繊細な信号を保護するために、接地されたガードトレースを使用してください。誘電率の低い優れたPCB材料を選択することは、最も要求の厳しいアプリケーションに有効です。これらの基本的なコンセプトに集中することで、信頼性の高い高性能な電子デバイスを作成し、寄生容量の隠れた領域をうまく切り抜けることができます。
