PCBの電力整合性問題の解決：直流解析と電圧降下ガイド

推定読書時間 7 分

FPGAおよびASICのコア電圧は0.8Vを下回り、電流需要は100Aを大幅に超える水準に達しております。このような環境下では、設計上の「余裕」は事実上消滅しました。単純な銅配線層は単なる導体ではなく、システム全体を危険に晒す可能性のある寄生抵抗体として機能するのです。.

ハードウェアエンジニアにとって、クリーンな電源供給を確保することは、単にデカップリングコンデンサを配置するだけでは不十分です。PCBの電源整合性（Power Integrity）に対する堅牢な戦略が求められます。PDN設計が最小限の抵抗で必要な電流を供給できない場合、システムは電圧降下、熱スポット、そして最終的には故障に直面することになります。.

本ガイドでは、PI DC解析に関する包括的な技術解説を提供いたします。故障の物理的メカニズム、IR降下PCB問題の重要指標、ならびに製造前の設計検証に役立つ実践的なシミュレーションワークフローについて探求してまいります。.

パワーインテグリティDC解析とは何でしょうか？

パワーインテグリティDC解析とは、プリント基板の電力分配ネットワークにおける直流抵抗をシミュレーションし最適化するプロセスであり、適切な電圧供給と熱的信頼性を確保することを目的としています。.

交流解析が高周波におけるインピーダンスとノイズを扱うのに対し、直流解析は純抵抗（R）と高電流負荷下でのその影響に焦点を当てます。.

故障の物理学

基本的な課題はオームの法則によって定義されます： V = I × R

高品質な銅板であっても、その抵抗値には限界があります。電流が大きい場合、わずか数ミリオームの抵抗でも、かなりの電圧降下が生じます。.

直流解析を怠ると、通常は次の2つの異なる故障モードが生じます：

機能障害（論理エラー）： デジタルICには厳密な動作閾値が設定されております。回路の電圧降下が一定値を超えると、 プリント基板 電圧が高すぎると、ピンの電圧が最小要件を下回ります。これにより、デバイスの起動に失敗したり、さらに深刻な場合、ピーク負荷時に断続的なリセットが発生する可能性があります。.

信頼性障害（物理的損傷）: 高電流が細い銅配線に流れると、電流密度が急上昇します。これによりジュール熱が発生し、基板が過熱します。長期間にわたり高電流密度が続くと、金属原子の物理的移動であるエレクトロマイグレーションが生じ、導体が次第に薄くなり、最終的には亀裂が生じます。.

DC分析における主要指標

PDN設計を検証するためには、エンジニアは3つの重要な指標を分析する必要があります。キーサイト社のパワーアナライザー、アンシス、シグリティなどのツールを使用する場合でも、これらは必須のデータポイントとなります。.

端間電圧降下

これは電圧レギュレータモジュールから部品ピンまでの累積電圧損失です。.

• 制約条件： 負荷側の電圧は、データシートの許容範囲内（通常±5%以下、またはそれより厳密な値）に保たれる必要があります。.
• エンジニアリングインサイト： インダクタ、コネクタ、および検知ラインの直流抵抗についても考慮する必要があります。単に プリント基板の銅.

電流密度分布

多くのエンジニアが、PCB設計における電流密度の計算方法についてお尋ねになります。単純な配線については手計算式（J=I/A）が存在しますが、複雑な平面回路ではこの式は適用できません。.

• リスク： ボトルネックは、アンチパッド（ビア用の穴）、ネックダウン領域、およびBGAのブレークアウト周辺で発生します。.
• 限界： IPC-2152は一般的な規格を提供しますが、高信頼性設計では密度を35A/mm未満に制限することが多いです。² 温度上昇を抑制するため。.

現在の能力を通じて

ビアは垂直方向の配線であり、大きな抵抗をもたらします。単一の機械ビア（例：0.2mm）は、過負荷がかかるとヒューズのように機能します。.

• 分析： シミュレーションでは、電流を決定しなければなりません。 それぞれ 個々のビアがアレイ内に配置されています。電流が均等に分配されない場合、最も脆弱なビアが最初に故障し、アレイ全体の連鎖的な故障を引き起こします。.

シミュレーションのワークフロー：設計の検証方法

複雑な多層基板において、単純なオンライン計算機によるトレース幅の算出では不十分です。形状が不規則すぎるためです。専門的な基準としては、レイアウト後の検証（PLV）が求められます。.

ネットワークの識別と設定

ワークフローは、「ソース」（VRM）と「シンク」（負荷）を定義することから始まります。.

• 正確なモデリング： 出力電圧と負荷の最大電流を正確に入力してください。.
• 部品の直流抵抗（DCR）: 電力経路内の受動部品（インダクタ、フィルタ）は、それぞれの直流抵抗値を用いてモデル化する必要があります。.

ソルバーの実行（レイアウト後）

シミュレーションツールは、電源プレーンとグランドプレーンの複雑な形状をメッシュ化します。ビアホールやアンチパッドがプレーンに穿たれることで生じる「スイスチーズ効果」を考慮し、これによりプレーンの有効抵抗が増加する点を反映しています。.

注記：レイアウト前の解析は概算には有用ですが、配線済み基板の実際の物理的特性を捉えられるのはレイアウト後の解析のみです。.

可視化（ヒートマップ）

現代のツールの主な利点は、電圧降下を可視化できることです。 プリント基板のレイアウト構造.

• 電圧プロット： 平面全体の電圧勾配を表示します。電圧降下が加速する箇所を視覚的に正確に追跡することができ、多くの場合、不良なコネクタ配置や制限的な分割平面を明らかにします。.
• 電流密度プロット： これらは「熱予測」として機能します。明るい赤色のスポットは、要求される電流に対して銅の幅が不足している領域を示しています。.

実用的なレイアウト最適化戦略

シミュレーションにより「ホットスポット」や過大な電圧降下が検出された場合、回路図を変更することなく、レイアウトの簡単な変更で問題を解決できることがよくあります。.

• 航空機の利用率を最大化する： 電源プレーン層上での信号トレースの配線はお控えください。電源プレーンを横切る全ての信号トレースはスロットとして機能し、帰還電流を迂回させます。これにより経路長と抵抗が増加します。電源プレーンは連続した状態を保ってください。.
• 配列の結合による最適化：ビアを無作為に配置しないでください。電流の流れを最大化するため、グリッドまたは斜めのパターンをご利用ください。.
• 訂正： ビアアレイが下層の電流の流れを妨げている場合は、ビア間の間隔を広げ、電流がビア間を流れるようにしてください。.
• 差分リモートセンシングを実施する：高電流レールにおいては、差動センスラインをVRMから負荷へ直接配線してください（ケルビン接続）。.
• メリット VRMは経路内のIR降下を補償するため、出力電圧を上昇させます。これにより電圧レベルは安定しますが、 ありません 電力損失（発熱）を改善するためには、依然として低抵抗の銅が必要です。.
• 銅のバランスを調整してください。グラウンド（リターン）経路は、電源経路と同様に十分な強度を確保してください。完璧な電源プレーンであっても、リターン電流が狭いグラウンド接続を無理に通過しなければならない場合、その効果は発揮されません。.

専用ツールを使用する理由とは？

従来の手法では手計算や基本的なスプレッドシートが用いられておりました。現在では、キーサイトのパワーアナライザ（ADSに統合）や類似のプラットフォームといったツールが、大幅な効率性の向上をもたらしております。.

ソルバーをレイアウト環境に直接統合することで、エンジニアは緊密なフィードバックループを構築することが可能となります：

• シミュレートします ボトルネックを見つけるために。.
• 変更する レイアウトエディタ内の銅箔形状.
• 再シミュレーション 直ちに修正内容を確認いたします。.

この「設計段階で修正する」アプローチにより、試作段階で電力問題が発見されるリスクを排除できます。試作段階でのデバッグには数千ドルの費用と数週間の遅延が発生する可能性があります。.

推測せず、確認してください

高性能電子機器において、電源整合性は選択肢ではなく制約事項です。0.8Vの電源ラインで50mVの電圧降下が生じると、システム不安定を引き起こす可能性があり、実験室環境ではその原因を特定することがほぼ不可能です。.

厳密な直流解析ワークフローを採用し、早期に電圧降下を特定し、電流密度を最適化することで、設計の物理的な堅牢性を確保できます。シミュレーションのコストは、基板の再設計にかかるコストと比較するとごくわずかです。.

PCBINQでは、ワンストップのPCB設計サービスをご提供しております。PCB分野の多数の専門家が、お客様のプロジェクト課題を効果的に解決し、コスト削減を実現いたします。具体的なご要望につきましては、ガーバーファイル等をご提出ください。 お問い合わせページ.

よくあるご質問