推定読書時間 9 分
ある医療用画像機器メーカーは、5.8GHzで動作する2,400個のRFフロントエンドモジュールを納入しましたが、最初の60日間で34%のフィールド不良が発生しました。根本原因解析の結果、すべての不具合はマイクロストリップフィードと埋設グランドプレーン間のビア接続という同じ問題に起因していることが判明しました。エンジニアリング・チームは、デジタル設計には完全に適した標準的なビア設計仕様に従いましたが、2 GHzを超える信号にはまったく適用できませんでした。このような状況は、車載レーダーモジュールから5G基地局まで、さまざまな業界で繰り返されています。なぜなら、高周波PCBビア設計に関わる物理的要因は、従来の多層基板とは根本的に異なるからです。.
2021年から2023年の間に8つの契約メーカーで記録された847件の高周波PCB故障の分析から、一貫したパターンが明らかになりました：シグナルインテグリティ不良、リターンロス劣化、EMI問題の90%はビア構造に起因しています。残りの10%は、トレース配線エラー、基板材料の不整合、コネクター遷移に分布しています。これは、0.3mmのビア・スタブが単純な相互接続ではなく、共振アンテナとして動作する波長で支配的になるインピーダンスの不連続性の必然的な結果です。.
エンジニアが見落としがちなインピーダンス不連続の問題
仕上がり穴径0.3mm、パッド径0.6mmの標準的なスルーホール・ビアは、50Ωに制御されたインピーダンス環境で約25～35Ωのインピーダンス・ディップを生じます。1GHzでは、この不連続面は電気長でおよそ30度に及びます。10GHzでは、同じ物理的構造が300°を表し、40～60%の信号エネルギーをソースに向かって反射するほぼ共振のスタブを作り出します。.
77～81GHzのミリ波車載レーダー設計に携わった経験では、ビアは受動的な相互接続から能動的な回路素子に移行します。0.25mmのビア・スタブは、この周波数で約0.8～1.2pFの寄生容量と0.4～0.6nHの直列インダクタンスを示します。100Ωの差動ペアがレイヤー間を遷移する場合、これは15～22Ωのインピーダンス偏差に相当し、遷移ごとに-12dBのリターンロスと0.8～1.4dBの挿入損失を発生させるのに十分です。.
ビアインピーダンスを支配する数学的関係は以下の通り：Z_via ≈ 60/√εr × ln。ここで、D2 は基準面におけるアンチパッドの直径を表し、D1 はビアバレルの直径です。この式から、なぜクリアランスホールが決定的に重要なのかがわかります。エンジニアは通常、0.3mm のビアに対して 0.5mm のアンチパッドを指定しますが、その結果生じるインピーダン ス（誘電率にもよりますが、通常 38-42Ω）を計算することはありません。適切な 高周波基板ビア設計 は、伝送線路の特性インピーダンスをターゲットにしたアンチパッドの最適化が必要で、通常、FR-4基板上の50Ωシステムには2.5:1から3.2:1のD2/D1比が必要です。.
スタブ共振経由：4-8 GHzの故障ゾーン
最も狡猾な故障モードは、ビアスタブの長さが1/4波長共振に近づいたときに発生します。εr≈4.3のFR-4では、4GHzでスタブの長さが約11.4mmに達すると1/4波長共振が発生します。標準的な1.6mmの基板厚は安全なように見えますが、エンジニアはスタブが信号層からビア終端まで伸びていることを忘れています。.
4.9GHzのWLANモジュールが、動作周波数で-8dBのリターンロス・スパイクを示したのです。時間領域反射率測定により、1.4mmのビアスタブが1/4波共振を起こしていることが判明しました。解決策としては、信号層から0.15mm以内にバックドリルを入れる必要がありましたが、これは基板1枚あたり$0.47のコスト増となり、故障モードを完全に排除することができました。IPC-2315はビアスタブ長管理のガイドラインを提供しており、5GHz以上の周波数ではスタブ長をλ/20以下にすることを推奨しています。.
誰も計算しない製造公差スタックアップ
高周波プリント基板のビア設計では、設計の意図と製造の現実が大きく乖離します。公称0.3mmのビアホールは、ドリルの振れ、メッキの厚さのばらつき、樹脂のスミア除去工程により、直径に±0.05mmのばらつきが生じます。この穴径のばらつきにより、製造パネル全体で±8～12Ωのインピーダンスばらつきが生じます。公差±10%の50Ω設計の場合、1つのビアで全インピーダンスバジェットの40～60%を消費する可能性があります。.
| パラメータ経由 | 設計公称 | 製造公差 | インピーダンスへの影響 |
|---|---|---|---|
| 仕上げ穴径 | 0.30mm | ±0.05mm | ±6-9Ω |
| パッド直径 | 0.60mm | ±0.08mm | ±3-5Ω |
| アンチパッド直径 | 0.90mm | ±0.10mm | ±7-11Ω |
| バレルめっき | 25μm | ±8μm | ±2-4Ω |
| レイヤー登録 | 0.00mm | ±0.10mm | ±4-8Ω |
公差スタックは加法的ではなく乗法的に変化します。上記の5つのパラメータを二乗平均平方根で解析した結果、1つのビア遷移のインピーダンスのばらつきは最悪の場合で±12-17Ωとなりました。8層RF設計で一般的な4つの層遷移を持つ信号経路では、個々のパラメータが仕様内に収まっていても、±24～34Ωの累積変動が発生する可能性があります。このことは、個々のレイヤーのTDRテストに合格した基板が、システムレベルの挿入損失要件に不合格となる理由を説明しています。.
のようなメーカー ブイアイエヌキュー このような公差を管理するために、特に深さ制御ドリル加工と連続レーザービア形成を専門としています。 HDIデザイン ブラインドビアと埋込みビアは、層数を維持しながらスタブ長を短縮します。コストの差は、従来のスルーホールビア加工よりも18-30%高くなりますが、6GHz以上の周波数での歩留まり向上は、通常、3回目の生産までに投資を正当化します。.
メッキ厚の変数
ビアバレル内部の銅めっき厚は、直列抵抗と実効直径の両方に直接影響します。標準的な IPC クラス 2 の要件では最小 20μm のメッキ厚が指定されていますが、高周波用途では 5 GHz 以上の表皮効果損失を減らすために 25-32μm が要求されます。10GHz では、銅の表皮深さは約 0.66μm、つまり電流はバレル表面近くの薄い環状に流れます。.
20μmメッキを施した0.3mmビアは、長さ1mmあたり約0.042Ωの直流抵抗を示します。10 GHzでは、表皮効果により1 mmあたり0.18～0.24Ωとなり、4.3～5.7倍となります。1.6mmの基板厚の場合、1つのビアは0.29～0.38Ωの直列抵抗となり、0.025～0.034dBの挿入損失となります。信号経路の4つのビア遷移は、インピーダンス不整合の反射を考慮する前に、抵抗効果から純粋に0.10-0.14dBの損失を追加します。.
グラウンド・ヴィアの配置3D電磁波の現実
リターン電流パスの不連続は、信号ビアの設計エラーよりも高周波不良の原因となります。50Ωマイクロストリップトレースが内部ストリップライン層に移行する場合、リターン電流はトップグランドプレーンから内部グランドプレーンに移行する必要があります。シグナル・ビアから0.5mm以内に適切にグランド・ビアが配置されていないと、リターン電流は迂回経路をとり、遷移ごとにループ・インダクタンスが0.4～0.8nH増加します。.
エンジニアは一般的に、シミュレーションでは予測できない不思議な挿入損失として報告しています。77GHzの車載レーダーモジュールでは、4層のトランジションで2.1dBの過剰損失が発生しました。グランド・ビアを実際に配置して全波電磁界シミュレーションを行ったところ、最も近いグランド・ビアに到達するまでに3.2mm横方向にリターン電流が流れました。ループ面積の増加により、77 GHzで330Ωの誘導リアクタンスに相当する0.68 nHの寄生インダクタンスが発生しました。.
ビアシールドと同軸構造
究極の高周波基板ビア設計では、同軸ビア構造を採用します。これは、ファラデーケージを形成するグ ランドビアで完全に囲まれた信号ビアです。この技法は20GHz以上の設計に必須で、適切に寸法を設定すれば、ビア間のクロストークを18～26dB低減し、インピーダンスの不連続をほぼ解消します。グランド・ビア・リングの直径は、FR-4上の50Ωインピーダンスの場合、シグナル・ビア中心から0.8-1.2mmとする必要があります：D_ring ≈ D_pad × √。.
28GHz 5G フェーズドアレイ設計では、各シグナル・ビアを囲む直径 1.0mm の円上に 6 つのグランド・ビアを配置した同軸ビア構造を実装。リターンロスは-10dBから-22dBに改善され、挿入損失はシールドなしの基準設計と比較してトランジションごとに0.6dB減少しました。グランド・ビア数は信号遷移あたり6倍増加し、製造コストは信号経路あたり約$0.08追加されましたが、フィールド不良率は2年間の生産で12%から1%以下に減少しました。.
バックドリルとスタブ除去戦略
バックドリルは、めっき後にビアのスタブを除去する深さの制御された穴あけで、高周波設計のスルーホール ビアの最も効果的なスタブの緩和方法です。このプロセスでは、ビアバレルから最も深い接続点を超えて銅を除去し、0.10-0.20mm のスタブを残します。深さ 0.4mm と 1.2mm の信号層を持つ 1.6mm 基板の場合、両側からバックドリルを行うことで、有効なスタブ長を 1.4mm から 0.15mm へと 9.3 倍削減できます。.
私たちの経験では、バックドリルは動作周波数が6 GHzを超えると費用対効果が高くなります。12GHzのPA設計では、すべての信号ビアにバックドリルを導入した後、挿入損失が1.4dB改善し、リターンロスが8dB改善しました。残りの0.15mmスタブは、動作帯域をはるかに超える150GHz付近で最初の共振を発生させます。.
IPC-6012クラス3では、バックドリルの深さ公差±0.15mmが許容され、これはスタブの長さのばらつき合計±0.30mmに相当します。クリティカルなアプリケーションでは、±0.08mmのバックドリル公差を指定し、代表的なサンプルのX線検査または断面解析を使用して、信号ビアの100%の深さ検証を要求します。公差を厳しくすることで、バックドリルのコストが6-9%増加しますが、最悪の場合のばらつきでもスタブの共振が100GHz以上に保たれます。.
ブラインドと埋没の代替案
レーザー・ドリルド・マイクロビアによる順次積層により、スルーホールのスタブを完全に排除。1-2層と7-8層の間に0.15mmレーザー・ビアを使用した1+6+1層の積層と、2-7層間の埋設メカニカル・ビアを組み合わせることで、表面信号用のスタブ・フリーのトランジションが生まれます。0.15mmレーザー・ビアは、200GHz以上で初共振を示し、40GHz以下の信号からは効果的に見えなくなります。.
HDI構造のコスト差は、プロトタイプの数量では従来のスルーホール設計より35～55%高くなりますが、量産では18～25%の割高になります。製造可能な基板を調達するエンジニアのために、PCBINQは0.10mm径までのレーザービア機能を持つシーケンシャルビルドアッププロセスを提供します。.
ビア性能への材料選択の影響
基板の誘電率と損失正接は、ビア遷移の性能に直接影響します。10GHzでεr = 4.3-4.5、tanδ = 0.018-0.022の標準的なFR-4では、電界集中によりビア近傍で0.12-0.18dB/インチの誘電損失が発生します。ロジャースRO4350Bのような高周波ラミネートは、これを0.03～0.05 dB/inchに低減し、3～4倍改善します。.
誘電率はビアのキャパシタンスとインピーダンスにも影響します。0.9mmアンチパッドの0.3mmビアは、FR-4では0.42pFのキャパシタンスを示しますが、ロジャース材ではわずか0.31pFです。ミックスドシグナル設計では、FR-4コア層と高周波外層を使用したハイブリッド・スタックアップがコストと性能のバランスをとりますが、層間のインピーダンス管理はより複雑になります。.
設計検証とテストの要件
時間領域反射率計は、ビア遷移の検証におけるゴールドスタンダードであり続けています。35psecの立ち上がり時間で校正されたTDRは、FR-4上で5mmという小さなインピーダンスの特徴を解像することができます。50Ωのテスト構造でTDR測定を行った場合、12GHz以下で動作する設計では、ビアインピーダンスのディップは38Ω以下、空間幅は0.3-0.5mm以下であることが必要です。ディップが深かったり広かったりする場合は、アンチパッドまたはスタブに問題があり、設計の修正が必要です。.
20 GHzを超える設計では、ベクトル・ネットワーク・アナライザのSパラメータ測定が必要になります。SOLT校正またはマルチラインTRL法を使用したディエンベッディング技術により、ビア遷移の性能をテストフィクスチャやコネクタの影響から分離できます。50Ωシステムにおけるシングルビア遷移の目標仕様：動作帯域全体でS11 -0.5 dB。差動ビア・ペアは、両ポートでSパラメータ・バランスを0.3dBマグニチュードと5度位相以内に維持する必要があります。.
Ansys HFSSやKeysight ADS Momentumのようなツールを使用した全波3D電磁界シミュレーションは、8GHzを超える周波数の製造に先行して行う必要があります。シミュレーションには、実際の銅の粗さ、メッキの厚さのばらつき、レジストレーションの公差を含める必要があります。完全に平滑な銅と公称寸法を仮定したモデルは、ミリ波周波数で 30-50% の挿入損失を過小予測します。.
