Geschätzte Lesezeit: 9 Minuten
Ein Hersteller medizinischer Bildgebungsgeräte lieferte 2.400 RF-Front-End-Module, die bei 5,8 GHz arbeiten, und musste innerhalb der ersten 60 Tage eine Ausfallrate von 34% feststellen. Die Ursachenanalyse ergab, dass alle Ausfälle auf das gleiche Problem zurückzuführen waren: Via-Verbindungen zwischen der Mikrostreifenleitung und der vergrabenen Grundplatte. Das Ingenieursteam hielt sich an die Standardspezifikationen für Durchkontaktierungen, die für digitale Designs vollkommen ausreichend sind, aber für Signale über 2 GHz völlig ungeeignet. Diese Situation tritt in verschiedenen Branchen immer wieder auf - von Kfz-Radarmodulen bis hin zu 5G-Basisstationen -, da sich die physikalischen Faktoren, die beim Design von Hochfrequenz-Leiterplatten-Vias eine Rolle spielen, grundlegend von denen herkömmlicher Multilayer-Leiterplatten unterscheiden.
Die Analyse von 847 Hochfrequenz-Leiterplattenfehlern, die zwischen 2021 und 2023 bei acht Vertragsherstellern aufgezeichnet wurden, zeigt ein einheitliches Muster: 90% der Signalintegritätsfehler, der Verschlechterung der Rückflussdämpfung und der EMI-Probleme haben ihren Ursprung in Durchkontaktierungsstrukturen. Die restlichen 10% verteilen sich auf Fehler bei der Leiterbahnführung, Unstimmigkeiten beim Substratmaterial und Steckverbinderübergänge. Diese überproportionale Fehlerkonzentration ist kein Zufall - sie ist das unvermeidliche Ergebnis von Impedanzdiskontinuitäten, die bei Wellenlängen dominant werden, bei denen sich ein 0,3 mm großer Durchkontaktierungsstumpf eher wie eine Resonanzantenne verhält als eine einfache Verbindung.
Das Problem der Impedanzdiskontinuität, das Ingenieure übersehen
Ein Standard-Durchgangsloch mit 0,3 mm fertigem Lochdurchmesser und 0,6 mm Pad-Durchmesser erzeugt in einer Umgebung mit kontrollierter Impedanz von 50Ω einen Impedanzabfall von etwa 25-35Ω. Bei 1 GHz erstreckt sich diese Diskontinuität über etwa 30 Grad elektrischer Länge - ärgerlich, aber mit der richtigen Anpassung beherrschbar. Bei 10 GHz beträgt die gleiche physikalische Struktur 300 Grad, wodurch eine nahezu resonante Stichleitung entsteht, die 40-60% der Signalenergie zurück zur Quelle reflektiert.
Nach unserer Erfahrung mit mmWave-Automobilradar-Designs bei 77-81 GHz werden Durchkontaktierungen von passiven Verbindungselementen zu aktiven Schaltungselementen. Ein 0,25-mm-Durchgang weist bei diesen Frequenzen eine parasitäre Kapazität von etwa 0,8-1,2 pF und eine Serieninduktivität von 0,4-0,6 nH auf. Für ein 100Ω-Differenzialpaar, das zwischen den Schichten übergeht, bedeutet dies eine Impedanzabweichung von 15-22Ω - genug, um eine Rückflussdämpfung von -12 dB und eine Einfügedämpfung von 0,8-1,4 dB pro Übergang zu erzeugen.
Die mathematische Beziehung für die Via-Impedanz lautet wie folgt: Z_via ≈ 60/√εr × ln, wobei D2 den Durchmesser des Antipads in der Referenzebene und D1 den Durchmesser des Via-Tubus darstellt. Diese Gleichung verdeutlicht, warum Durchgangslöcher von entscheidender Bedeutung sind. Ingenieure geben häufig 0,5 mm Antipads für 0,3 mm Durchkontaktierungen an, ohne die daraus resultierende Impedanz zu berechnen - je nach Dielektrizitätskonstante typischerweise 38-42Ω. Eine richtige Design von Hochfrequenz-Leiterplatten-Vias erfordert eine Antipad-Optimierung, die auf die charakteristische Impedanz der Übertragungsleitung abzielt und typischerweise D2/D1-Verhältnisse zwischen 2,5:1 und 3,2:1 für 50Ω-Systeme auf FR-4-Substraten erfordert.
Über Stub-Resonanz: Die 4-8 GHz Störungszone
Der heimtückischste Ausfallmodus tritt auf, wenn sich die Via-Stub-Länge der Viertelwellenresonanz nähert. Bei FR-4 mit εr ≈ 4,3 tritt Viertelwellenresonanz auf, wenn die Stub-Länge bei 4 GHz etwa 11,4 mm erreicht. Die Standardplattendicke von 1,6 mm scheint sicher zu sein, aber die Ingenieure vergessen, dass sich die Stichleitung von der Signalschicht bis zum Via-Terminus erstreckt - oft 1,2-1,8 mm über den Anschlusspunkt in Durchgangsloch-Designs hinaus.
Ein Hersteller von Telekommunikationsgeräten entdeckte dies auf teure Weise: Seine 4,9-GHz-WLAN-Module wiesen genau bei der Betriebsfrequenz -8-dB-Rückflussdämpfungsspitzen auf. Die Reflektometrie im Zeitbereich zeigte, dass 1,4 mm große Durchkontaktierungen eine Viertelwellenresonanz verursachten. Die Lösung bestand darin, die Durchkontaktierung bis auf 0,15 mm an die Signalschicht heranzubohren - eine Kostensteigerung von $0,47 pro Platine, die den Fehlermodus vollständig beseitigte. IPC-2315 enthält Richtlinien für das Management von Via-Stichleitungen und empfiehlt für Frequenzen über 5 GHz Stichleitungslängen unter λ/20, was bei 6 GHz auf Standardsubstraten zu maximal 2,2 mm Stichleitungen führt.
Fertigungstoleranz Stack-Up Niemand rechnet
Beim Design von Hochfrequenz-Leiterplatten klaffen Absicht und Realität weit auseinander. Ein nominell 0,3 mm großes Durchgangsloch unterliegt einer Durchmesserabweichung von ±0,05 mm aufgrund von Bohrerwanderungen, Schwankungen in der Beschichtungsdicke und der Entfernung von Harzschlieren. Die Schwankung des Durchmessers der fertigen Bohrung führt zu einer Impedanzschwankung von ±8-12Ω über ein Produktionspanel. Bei einem 50Ω-Design mit einer Toleranz von ±10% kann ein einziges Via 40-60% des gesamten Impedanzbudgets verbrauchen.
| Über Parameter | Entwurf Nominal | Fertigungstoleranz | Impedanz Auswirkung |
|---|---|---|---|
| Fertiger Lochdurchmesser | 0.30mm | ±0,05mm | ±6-9Ω |
| Pad-Durchmesser | 0.60mm | ±0,08mm | ±3-5Ω |
| Durchmesser des Antipads | 0.90mm | ±0,10mm | ±7-11Ω |
| Über die Trommelbeschichtung | 25μm | ±8μm | ±2-4Ω |
| Registrierung der Ebene | 0.00mm | ±0,10mm | ±4-8Ω |
Der Toleranzstapel verbindet sich multiplikativ, nicht additiv. Eine Wurzel-Summe-Quadrat-Analyse der fünf oben genannten Parameter ergibt im schlimmsten Fall eine Impedanzabweichung von ±12-17Ω für einen einzelnen Via-Übergang. Ein Signalpfad mit vier Lagenübergängen, wie er in achtlagigen HF-Designs üblich ist, kann eine kumulative Abweichung von ±24-34Ω aufweisen, selbst wenn jeder einzelne Parameter innerhalb der Spezifikation bleibt. Dies erklärt, warum Leiterplatten, die die TDR-Tests für einzelne Lagen bestehen, dennoch die Anforderungen an die Einfügedämpfung auf Systemebene nicht erfüllen.
Hersteller wie PCBINQ sind spezialisiert auf kontrollierte Tiefenbohrungen und sequenzielle Laser-Visualisierung, um diese Toleranzen zu bewältigen, insbesondere für HDI Entwürfe wo blinde und vergrabene Durchkontaktierungen die Stub-Länge reduzieren, während die Anzahl der Lagen erhalten bleibt. Der Kostenunterschied ist 18-30% höher als bei der herkömmlichen Verarbeitung von Durchkontaktierungen, aber die Verbesserung der Ausbeute bei Frequenzen über 6 GHz rechtfertigt die Investition in der Regel bereits beim dritten Produktionslauf.
Die Variable für die Beschichtungsdicke
Die Dicke der Kupferbeschichtung im Inneren der Via Barrels wirkt sich direkt auf den Serienwiderstand und den effektiven Durchmesser aus. Die Standardanforderungen der IPC-Klasse 2 schreiben eine Mindestschichtdicke von 20 μm vor, aber für Hochfrequenzanwendungen sind 25-32 μm erforderlich, um Skin-Effekt-Verluste über 5 GHz zu reduzieren. Bei 10 GHz beträgt die Skin-Tiefe in Kupfer ca. 0,66 μm, d.h. der Strom fließt in einem dünnen Ring nahe der Oberfläche der Hülse.
Ein 0,3 mm großes Via mit 20 μm Beschichtung weist einen Gleichstromwiderstand von etwa 0,042 Ω pro mm Länge auf. Bei 10 GHz erhöht der Skin-Effekt diesen Wert auf 0,18-0,24Ω pro mm - ein 4,3-5,7-facher Multiplikator. Bei einer Leiterplattendicke von 1,6 mm trägt ein einzelnes Via zu einem Serienwiderstand von 0,29-0,38Ω bei, was einer Einfügedämpfung von 0,025-0,034 dB entspricht. Vier Via-Übergänge in einem Signalpfad führen zu einem Verlust von 0,10-0,14 dB durch rein resistive Effekte, ohne Berücksichtigung von Impedanzfehlanpassungsreflexionen.
Ground Via Placement: Die elektromagnetische 3D-Realität
Unstetigkeiten im Rückstrompfad verursachen mehr Hochfrequenzausfälle als Fehler beim Design von Signalleitungen. Wenn eine 50Ω-Microstrip-Leiterbahn in eine interne Stripline-Schicht übergeht, muss der Rückstrom von der oberen Erdungsebene zu den internen Erdungsebenen fließen. Ohne ordnungsgemäß platzierte Massebohrungen innerhalb von 0,5 mm von der Signalbohrung nimmt der Rückstrom einen Umweg, der die Schleifeninduktivität um 0,4-0,8 nH pro Übergang erhöht.
Ingenieure berichten dies häufig als mysteriöse Einfügedämpfung, die die Simulation nicht vorhersagt. Ein 77-GHz-Automobilradarmodul wies eine Überdämpfung von 2,1 dB an einem Vierschichtübergang auf. Die elektromagnetische Vollwellen-Simulation mit der tatsächlichen Platzierung des Erdungsvias ergab, dass der Rückstrom 3,2 mm seitlich fließt, um das nächstgelegene Erdungsvias zu erreichen - ein Weg, der 6x länger ist als die Höhe des Signalvias. Der zusätzliche Schleifenbereich führte zu einer parasitären Induktivität von 0,68 nH, was einer induktiven Reaktanz von 330Ω bei 77 GHz entspricht.
Via Abschirmung und koaxiale Strukturen
Das ultimative Design für Hochfrequenz-Leiterplatten-Vias verwendet koaxiale Via-Strukturen - Signal-Vias, die vollständig von Masse-Vias umgeben sind und einen Faradayschen Käfig bilden. Diese Technik, die für Designs über 20 GHz obligatorisch ist, reduziert das Übersprechen von Via zu Via um 18-26 dB und eliminiert bei richtiger Dimensionierung nahezu die Impedanzdiskontinuität. Der Durchmesser des Erdungsvias sollte 0,8-1,2 mm von der Mitte des Signalvias entfernt sein, um eine Impedanz von 50Ω auf FR-4 zu erreichen, berechnet nach: D_ring ≈ D_pad × √.
Bei einem 28 GHz 5G Phased Array Design wurden koaxiale Via-Strukturen mit sechs Masse-Vias auf einem Kreis mit 1,0 mm Durchmesser implementiert, der jedes Signal-Via umgibt. Die Rückflussdämpfung verbesserte sich von -10 dB auf -22 dB, und die Einfügedämpfung sank um 0,6 dB pro Übergang im Vergleich zum ungeschirmten Referenzdesign. Die Anzahl der Massebohrungen stieg um das 6-fache pro Signalübergang, was die Herstellungskosten um etwa $0,08 pro Signalpfad erhöhte, aber die Ausfallraten im Feld sanken von 12% auf unter 1% in zwei Produktionsjahren.
Strategien zum Zurückbohren und Entfernen von Stümpfen
Back-Drilling - das Bohren mit kontrollierter Tiefe, bei dem die Durchkontaktierungen nach dem Plattieren entfernt werden - ist die effektivste Methode zur Vermeidung von Stubs bei Durchkontaktierungen in Hochfrequenzdesigns. Bei diesem Verfahren wird das Kupfer aus dem Via Barrel über den tiefsten Verbindungspunkt hinaus entfernt, so dass ein 0,10-0,20 mm breiter Stummel übrig bleibt. Bei einer 1,6-mm-Platine mit 0,4-mm- und 1,2-mm-tiefen Signallagen reduziert das Rückwärtsbohren von beiden Seiten die effektive Stub-Länge von 1,4 mm auf 0,15 mm - eine 9,3-fache Reduzierung.
Unserer Erfahrung nach wird das Back-Drilling oberhalb von 6 GHz Betriebsfrequenzen kosteneffektiv. Der Prozess erhöht zwar die Kosten für die Verarbeitung der Vias um 12-18%, bringt aber messbare Leistungsverbesserungen mit sich: Ein 12-GHz-PA-Design wies eine Verbesserung der Einfügedämpfung um 1,4 dB und der Rückflussdämpfung um 8 dB auf, nachdem das Back-Drilling an allen Signal-Vias eingeführt wurde. Der verbleibende 0,15 mm Stub erzeugt eine erste Resonanz bei 150 GHz - weit oberhalb des Betriebsbandes.
IPC-6012 Klasse 3 erlaubt eine Toleranz von ±0,15 mm bei der Bohrtiefe, was einer Abweichung von ±0,30 mm bei der Gesamtlänge der Stubs entspricht. Für kritische Anwendungen spezifizieren Sie eine Toleranz von ±0,08 mm und verlangen eine Tiefenverifizierung von 100% der Signaldurchkontaktierungen mittels Röntgeninspektion oder Querschnittsanalyse an repräsentativen Mustern. Die engere Toleranz erhöht die Kosten für das Back-Drilling um 6-9%, stellt aber sicher, dass die Stub-Resonanz auch im ungünstigsten Fall über 100 GHz bleibt.
Blind und begraben über Alternativen
Sequentielle Laminierung mit lasergebohrten Microvias eliminiert Durchgangsbohrungen vollständig. Ein 1+6+1-Schichtaufbau mit 0,15 mm Laserdurchlässen zwischen den Schichten 1-2 und 7-8, kombiniert mit vergrabenen mechanischen Durchlässen zwischen den Schichten 2-7, schafft stiftfreie Übergänge für Oberflächensignale. Das 0,15-mm-Laser-Via weist eine erste Resonanz oberhalb von 200 GHz auf und ist für Signale unter 40 GHz praktisch unsichtbar.
Der Kostenunterschied bei der HDI-Konstruktion ist bei Prototypen 35-55% höher als bei konventionellen Designs mit Durchgangslöchern, aber bei der Massenproduktion verringert sich dieser Unterschied auf 18-25%. Für Ingenieure, die produktionsreife Leiterplatten benötigen, bietet PCBINQ sequenzielle Aufbauprozesse mit Laserdurchbrüchen bis zu einem Durchmesser von 0,10 mm an - optimal für Designs im Bereich von 10-30 GHz, bei denen Durchgangsbohrungen selbst mit Back-Drilling unerschwinglich werden.
Einfluss der Materialauswahl auf die Leistung des Vias
Die Dielektrizitätskonstante des Substrats und der Verlusttangens haben direkten Einfluss auf die Leistung des Via-Übergangs. Standard FR-4 mit εr = 4,3-4,5 und tan δ = 0,018-0,022 bei 10 GHz führt aufgrund der Feldkonzentration zu einem dielektrischen Verlust von 0,12-0,18 dB/Zoll in der Nähe des Vias. Hochfrequenz-Laminate wie Rogers RO4350B reduzieren dies auf 0,03-0,05 dB/Zoll - eine 3-4fache Verbesserung.
Die Dielektrizitätskonstante beeinflusst auch die Kapazität und Impedanz der Durchkontaktierung. Ein 0,3 mm großes Via mit 0,9 mm Antipad weist auf FR-4 eine Kapazität von 0,42 pF auf, auf Rogers-Material jedoch nur 0,31 pF - eine Reduzierung um 26%, die sich in einer verbesserten Rückflussdämpfung bei Resonanzfrequenzen niederschlägt. Für Mixed-Signal-Designs bieten hybride Stackups mit FR-4-Kernschichten und Hochfrequenz-Außenschichten ein ausgewogenes Verhältnis zwischen Kosten und Leistung, obwohl das Impedanzmanagement von Schicht zu Schicht komplexer wird.
Anforderungen an Entwurfsüberprüfung und Tests
Die Reflektometrie im Zeitbereich ist nach wie vor der Goldstandard für die Überprüfung von Durchkontaktierungen. Ein kalibrierter TDR mit einer Anstiegszeit von 35 psec kann Impedanzmerkmale von nur 5 mm auf FR-4 auflösen - ausreichend für die Identifizierung einzelner Durchkontaktierungen. TDR-Messungen an 50Ω-Teststrukturen sollten bei Designs, die unter 12 GHz arbeiten, Impedanzeinbrüche von maximal 38Ω und eine räumliche Breite von 0,3-0,5 mm aufweisen. Tiefere oder breitere Einbrüche weisen auf Probleme mit Antipads oder Stubs hin, die eine Überarbeitung des Designs erfordern.
Für Designs über 20 GHz ist die Messung der S-Parameter mit einem Vektornetzwerkanalysator erforderlich. De-Embedding-Techniken mit SOLT-Kalibrierung oder Multiline-TRL-Methoden isolieren die Leistung von Via-Übergängen von den Effekten der Testvorrichtung und des Steckers. Zielspezifikationen für einzelne Via-Übergänge in 50Ω-Systemen: S11 -0,5 dB über das gesamte Betriebsband. Differenzielle Via-Paare sollten eine S-Parameter-Balance innerhalb von 0,3 dB Betrag und 5 Grad Phase über beide Ports aufweisen.
Die elektromagnetische 3D-Vollwellensimulation mit Tools wie Ansys HFSS oder Keysight ADS Momentum sollte bei Frequenzen über 8 GHz der Fertigung vorausgehen. Die Simulation muss die tatsächliche Kupferrauhigkeit, die Variation der Beschichtungsdicke und die Toleranzen bei der Registrierung berücksichtigen. Modelle, die von perfekt glattem Kupfer und nominalen Abmessungen ausgehen, sagen die Einfügedämpfung bei Millimeterwellenfrequenzen um 30-50% zu niedrig voraus.
